1.译码器的作用是什么
作用：译码器在数字系统中有广泛的用途，不仅用于代码的转换、终端的数字显示，还用于数据分配，存贮器寻址和组合控制信号等。不同的功能可选用不同种类的译码器。
1、译码器是一种具有“翻译”功能的逻辑电路，这种电路能将输入二进制代码的各种状态，按照其原意翻译成对应的输出信号。有一些译码器设有一个和多个使能控制输入端，又成为片选端，用来控制允许译码或禁止译码。
2、译码器的种类很多，但它们的工作原理和分析设计方法大同小异，其中二进制译码器、二-十进制译码器和显示译码器是三种最典型，使用十分广泛的译码电路。
3、二进制码译码器，也称最小项译码器，N中取一译码器，最小项译码器一般是将二进制码译为十进制码。
4、代码转换译码器，是从一种编码转换为另一种编码。
5、显示译码器，一般是将一种编码译成十进制码或特定的编码，并通过显示器件将译码器的状态显示出来。
扩展资料：
1、74138是一种3线—8线译码器 ，三个输入端CBA共有8种状态组合（000—111），可译出8个输出信号Y0—Y7。这种译码器设有三个使能输入端，当G2A与G2B均为0，且G1为1时，译码器处于工作状态，输出低电平。当译码器被禁止时，输出高电平。
2、检测74ls138译码器时间波形的电路，使用的虚拟仪器为数字信号发生器和逻辑分析仪。数字信号发生器在一个周期内按顺序送出两组000—111的方波信号。
3、7442为二—十进制译码器，具有4个输入端和10个输出端。输入信号采用8421BCD码，二进制数0000—1001与十进制数0—9对应。当输入超过这个范围是无效，10个输出端均为高电平。7442电路没有使能端，因此只要输入在规定范围内，就会有一个输出端为低电平。
参考资料：百度百科-译码器
2.简述显示译码器控制端的功能及使用方法
数字电子技术基础课程设计（一）——电子钟 数字电子技术基础 课程设计 电子秒表 一.设计目的：1、了解计时器主体电路的组成及工作原理；2、熟悉集成电路及有关电子元器件的使用；3、学习数字电路中基本RS触发器、时钟发生器及计数、译码显示等单元电路的综合应用。
二.设计任务及说明：电子秒表电路是一块独立构成的记时集成电路芯片。它集成了计数器、、振荡器、译码器和驱动等电路，能够对秒以下时间单位进行精确记时，具有清零、启动计时、暂停计时及继续计时等控制功能。
设计一个可以满足以下要求的简易秒表 1.秒表由5位七段LED显示器显示，其中一位显示“min”，四位显示“s”，其中显示分辩率为0.01 s，计时范围是0—9分59秒99毫秒； 2.具有清零、启动计时、暂停计时及继续计时等控制功能；3.控制开关为两个：启动（继续）/暂停记时开关和复位开关 三.总体方案及原理：电子秒表要求能够对时间进行精确记时并显示出来，因此要有时钟发生器，记数及译码显示，控制等模块，系统框图如下： 时钟发生器 记数器 译码器 显示器 控制器 图1.系统框图 其中：（1）时钟发生器：利用石英震荡555定时器构成的多谐振荡器做时钟源，产生100HZ的脉冲；（2）记数器：对时钟信号进行记数并进位，毫秒和秒之间10进制，秒和分之间60进制；（3）译码器：对脉冲记数进行译码输出到显示单元中；（4）显示器：采用5片LED显示器把各位的数值显示出来，是秒表最终的输出，有分、秒、和毫秒位；（5）控制器：控制电路是对秒表的工作状态（记时开始/暂停/继续/复位等）进行控制的单元，可由触发器和开关组成。四.单元电路设计，参数计算和器件选择：1.时钟发生单元 时钟发生器可以采用石英晶体震荡产生100HZ时钟信号，也可以用555定时器构成的多谐振荡器，555定时器是一种性能较好的时钟源，切构造简单，采用555定时器构成的多谐振荡器做为电子秒表的输入脉冲源。
因输出要求为100HZ的，选择占空比为55%，可根据 T=( )Cln2=0.01 可选择的电阻进行连接可在输出端3获得频率为100HZ的矩形波信号，即T=0.01S的时钟源，当基本RS触发器Q=1时，门5开启，此时100HZ脉冲信号通过门5作为计数脉冲加于计数器①的计数输入端CP2。图2.时钟发生器555定时器构成的多谐振荡器2.记数单元 记数器74160、74ls192、74ls90等都能实现十进制记数，本设计采用二—五—十进制加法计数器74LS90构成电子秒表的计数单元，如图3所示，555定时器构成的多谐振荡器作为计数器①的时钟输入。
计数器①及计数器②接成8421码十进制形式，其输出端与实验装置上译码显示单元的相应输入端连接，可显示0.01~0.09秒；0.1~0.9秒计时，计数器②及计数器③，计数器③和计数器④也接成8421码十进制形式，计数器④和计数器⑤接成60进制的形式，实现秒对分的进位。集成异步计数器74LS90简介74LS90是异步二—五—十进制加法计数器，它既可以作二进制加法计数器，又可以作五进制和十进制加法计数器。
图3为74LS90引脚排列，表1为功能表。通过不同的连接方式，74LS90可以实现四种不同的逻辑功能；而且还可借助R0(1)、R0(2)对计数器清零，借助S9(1)、S9(2)将计数器置9。
其具体功能详述如下：（1）计数脉冲从CP1输入，QA作为输出端，为二进制计数器。（2）计数脉冲从CP2输入，QDQCQB作为输出端，为异步五进制加法计数器。
（3）若将CP2和QA相连，计数脉冲由CP1输入，QD、QC、QB、QA作为输出端，则构成异步8421码十进制加法计数器。（4）若将CP1与QD相连，计数脉冲由CP2输入，QA、QD、QC、QB作为输出端，则构成异步5421码十进制加法计数器。
（5）清零、置9功能。a） 异步清零 当R0(1)、R0(2)均为“1”;S9(1)、S9(2)中有“0”时，实现异步清零功能，即QDQCQBQA=0000。
b） 置9功能 当S9(1)、S9(2)均为“1”;R0(1)、R0(2)中有“0”时，实现置9功能，即QDQCQBQA=1001。图3.74LS90引脚排列（下） 输 入 输 出 功 能 清 0 置 9 时 钟 QD QC QB QA R0(1)、R0(2) S9(1)、S9(2) CP1 CP2 1 1 0 * *0 * * 0 0 0 0 清 00 * *0 1 1 * * 1 0 0 1 置 90 * * 0 0 * * 0 ↓ 1 QA 输 出 二进制计数 1 ↓ QDQCQB输出 五进制计数 ↓ QA QDQCQBQA输出8421BCD码 十进制计数 QD ↓ QAQDQCQB输出5421BCD码 十进制计数 1 1 不 变 保 持 表1 .74LS90功能表10秒到分位的6进制位可在十进制的基础上将QB、QC连接到一个与门，它的置零信号与系统的置零信号通过一个或门连接接至R0(1)，即当记数为6或有置零信号是均置零，如图4所示。
图4 .74ls90组成的6进制记数器3 .译码显示单元74LS248(74LS48)是BCD码到七段码的显示译码器，它可以直接驱动共阴极数码管。它的管脚图如图5所示. 显示器用 LC5011-11 共阴极LED显示器.（注：在multisim中仿真可以用译码显示器DCD_HEX代替译码和显示单元）。
图5. 74LS248管脚图4 .控制单元 （1） 启动（继续）/暂停记时开关 采用集成与非门构成的基本RS触发器。属低电平直接触发的触发器，有直接置位、复位的功能。
它的一路输出作为单稳态触发器的输入，另一路输出Q作为与非。
3.译码器的作用
原发布者：linghao1124
译码器1.译码器的概念与分类1.译码器的概念与分类译码是编码的逆过程，译码：译码是编码的逆过程，它能将二进制码翻译成代表某一特定含义的信号.（即电路的某种状态）.（即电路的某种状态一特定含义的信号.（即电路的某种状态）译码器：具有译码功能的逻辑电路称为译码器。译码器的分类：译码器的分类：将一系列代码转换成与之一一对应的有效信号。信号。二进制译码器常见的唯一地址译码器：常见的唯一地址译码器：二—十进制译码器十进制译码器显示译码器将一种代码转换成另一种代码。将一种代码转换成另一种代码。代码变换器唯一地址译码器线译码器的逻辑电路（分析）2线-4线译码器的逻辑电路（分析）E1&&Y0Y1A0A11&1&Y2Y3功能表输入输出EA1A0Y0Y1Y2H**=EA1A0Y3HHHHLY0=EA1A0Y2=EA1A0Y3=EA1A02.集成电路译码器2.集成电路译码器（1）n个输入端使能输入端二进制译码器x0x1二进制译码器y0y12n个输出端yn−1xn-1EI使能输入设输入端的个数为n，输出端的个数为设输入端的个数为，输出端的个数为MM=2n则有（1）二进制译码器二进制译码器（a）74HC139集成译码器集成译码器1/功能表输入输出EA1A0Y0Y1Y2H**HHHLLLLHHL
4.译码器的功能
译码器是一种具有“翻译”功能的逻辑电路，这种电路能将输入二进制代码的各种状态，按照其原意翻译成对应的输出信号。有一些译码器设有一个和多个使能控制输入端，又成为片选端，用来控制允许译码或禁止译码。
译码是编码的逆过程，在编码时，每一种二进制代码，都赋予了特定的含义，即都表示了一个确定的信号或者对象。把代码状态的特定含义“翻译”出来的过程叫做译码，实现译码操作的电路称为译码器。或者说，译码器是可以将输入二进制代码的状态翻译成输出信号，以表示其原来含义的电路。
根据需要，输出信号可以是脉冲，也可以是高电平或者低电平。
5.3
1、当一个选通端（E1）为高电平，另两个选通端为低电平时，可将地址端（A0、A1、A2）的二进制编码在Y0至Y7对应的输出端以低电平译出。（即输出为Y0至Y7的非）比如：A2A1A0=110时，则Y6输出端输出低电平信号。
2、利用 E1、E2和E3可级联扩展成24线译码器；若外接一个反相器还可级联扩展成32线译码器。
3、若将选通端中的一个作为数据输入端时，74LS138还可作数据分配器。
4、可用在8086的译码电路中，扩展内存。
扩展资料
一个现代译码器的主要工作流程：源代码 （source code） →预处理器 （preprocessor） →编译器 （compiler） →目标代码 （object code） →链接器 （Linker） →可执行程序 （executables）。
高级计算机语言便于人编写，阅读交流，维护。机器语言为计算机能直接解读、运行的。
译码器将汇编或高级计算机语言源程序（Source program）作为输入，翻译成目标语言（Target language）机器代码的等价程序。
源代码一般为高级语言 （High-level language）， 如Pascal、C、C++、Java、汉语编程等或汇编语言，而目标则是机器语言的目标代码（Object code），有时也称作机器代码（Machine code）。
对于C#、VB等高级语言而言，此时编译器完成的功能是把源码（SourceCode）编译成通用中间语言（MSIL/CIL）的字节码（ByteCode）。
最后运行的时候通过通用语言运行库的转换，编程最终可以被CPU直接计算的机器码（NativeCode）。
参考资料来源：百度百科-编译器
参考资料来源：百度百科-74LS138
